3時間→2時間→約20分

・ハードウェア第5回
タイトルは4bit加算器のキャリービット出力にかかった時間の推移。
正直2,3時間かけるプログラム書いたのは私が馬鹿だったからだと思う。
20分は…いいのかなぁ。十分時間かかり過ぎな気がするけど。

とりあえず3時間に比べたら躍進（笑）だからいいか。

すたっくおーばーふろー

・ハードウェア第5回
とりあえず、レジュメに載っている真理値表の計算はできる。
ていうか、主項の数が15個以下なら計算できる。
それ以上になると、スタックオーバーフロー…殮

現在改善中嶺

MLいかなきゃ

・ハードウェア第5回
PHASE1までできた。
やっぱり紙上プログラミングは重要だと思った。

因みに日曜日はマジで一日中寝ていた。
ごはん食べてる時間以外寝ていた。
そんなに寝れるなんて、自分スゴイ。

なんかおかしい

なんかおかしいと思っていた。

VHDL第4回。

ハードウェア第4回であってもVHDL第4回ではない。

今までなんで気づかなかったんだ…。
ひょっとして自己ツッコミいれたら負けだったか?

予定外

演習の時間を睡眠簾に費やしてしまったのはもったいなかった…
まぁ過ぎたことは仕方ないからいいや。
有意義に眠ったということにしておこう劣

そんなわけで。
・VHDL第4回
　ここしばらくかかりきりだったけど、ついに終了烈
　色々面倒だった…。350行くらいになったし…殮
　きっとコードに無駄があると思うんだよね。組み込みモジュールとやら一切つかってないし。（リスト操作が色々あるらしい）
　まぁ、なかなか楽しかったのでよし！
　あとはレポート。…その前に第5回のコーディングまでやろうかなぁ。

ちょっとずつ

・VHDL第4回
4-2終了。fulladderの定義、間違ってるよと思って書き直したのに、
さらにそれが間違っていて危うくハマるところだった…嶺

眠い!

・VHDL4-1
できたー。スローペースなのかな、自分。
いや、能力かorz。まぁいいや、頑張ろう。

しかし何にせよ眠いので寝よう…簾