あぁこれも、あぁそれも

・VHDL4回
コンパイルは通るように。(といってもまだ4-1だけ。)
しかし、やってみると、「あぁ、これ考えてなかった」とか
「そっか、それも考えなくちゃだ」とか。
机上の空論が甘かったことがありありとわかります蓮

しかし考えるパターンが多い…
つまり面倒くさい。

あれれ？

・VHDL９回
　レポート書いたのであとは出すだけ。

　これから4回つづきやろうと思っていたのにもう1:30？
　いや、いつも全然寝てない時間だけどｗ
　今日は早めに寝てしまおうかなぁ。

ちょろちょろ

・VHDL9回
特に工夫もなく終了させた。
精度測定のためにVHDLを書いたのがかろうじて工夫か?
…工夫っぽくないな。
あとレポートかいて終了。

そんなこといわれてもなぁ。

・ハードウェア第4回
大変だと発覚。アルゴリズムは難しくないはずだけど、
回路表現が頭の中をぐるぐる……寧(螺旋丸のごとく頭を破った模様)

とりあえず、sample.datのfulladderの定義が違うように思えて仕方ない。
そして現在書いてる関数で、
「ここlogicって書いてあるけど、logic list返してほしいんだよね」
って言われているけど、私はlogicで返したい怜

うーん。再構成した方が良いかも。

うわぁぁぁぁ

シェルOK
ｷﾀ━━━━(ﾟ∀ﾟ)━━━━!!

大量の修正要求がくると思っていたので驚きです。
ていうかTAのFさんは神に違いないという気がしてきました。

謎のエラーの原因も見てくれてありがとうございます。
(ここにお礼を書いても伝わらないけどw)
しかしshellは昔のことすぎてぱっと見ただけでは
「なんとなくなるほど」とはわかるものの、ピンときません。
私は愚か者です。馬でありかつ鹿です。
あとでゆっくり見よう…。

ハードウェアOcaml課題

なんだか大変そう…。
そう、大して性能の良い頭ではないけれど、
頭の良く働くとき(当社比)にやるべきだ!

寝よう…簾

地下室作業が残る…

・VHDL9回
　とりあえずコーディング。
　テストは学校じゃないとできないからなぁ。