眠い!

・VHDL4-1
できたー。スローペースなのかな、自分。
いや、能力かorz。まぁいいや、頑張ろう。

しかし何にせよ眠いので寝よう…簾

あぁこれも、あぁそれも

・VHDL4回
コンパイルは通るように。(といってもまだ4-1だけ。)
しかし、やってみると、「あぁ、これ考えてなかった」とか
「そっか、それも考えなくちゃだ」とか。
机上の空論が甘かったことがありありとわかります蓮

しかし考えるパターンが多い…
つまり面倒くさい。

あれれ？

・VHDL９回
　レポート書いたのであとは出すだけ。

　これから4回つづきやろうと思っていたのにもう1:30？
　いや、いつも全然寝てない時間だけどｗ
　今日は早めに寝てしまおうかなぁ。

八点鐘

モーリス・ルブラン。
ルパン傑作集のひとつです。

普通に面白かった、という感じ。
この本の中で、ルパンはどっちかというと事件を分析する側にいたので
ルパンの物語としては物足りなかったかも。
何も盗んでないしね。

ちょろちょろ

・VHDL9回
特に工夫もなく終了させた。
精度測定のためにVHDLを書いたのがかろうじて工夫か?
…工夫っぽくないな。
あとレポートかいて終了。

ふと思う。

ブログに課題以外のことを
毎日書けるような生活を送りたいなぁ。

まぁ書けなくても、書くことがあればそれでいいんだけどね。

そんなこといわれてもなぁ。

・ハードウェア第4回
大変だと発覚。アルゴリズムは難しくないはずだけど、
回路表現が頭の中をぐるぐる……寧(螺旋丸のごとく頭を破った模様)

とりあえず、sample.datのfulladderの定義が違うように思えて仕方ない。
そして現在書いてる関数で、
「ここlogicって書いてあるけど、logic list返してほしいんだよね」
って言われているけど、私はlogicで返したい怜

うーん。再構成した方が良いかも。